Everspin在磁存儲(chǔ)器設(shè)計(jì)制造和交付給相關(guān)應(yīng)用方面的知識(shí)和經(jīng)驗(yàn)在半導(dǎo)體行業(yè)中是獨(dú)一無(wú)二的。Everspin擁有600多項(xiàng)有效專利和申請(qǐng)的知識(shí)產(chǎn)權(quán)，在平面內(nèi)和垂直磁隧道結(jié)（MTJ）STT-MRAM位單元的開發(fā)方面均處于市場(chǎng)領(lǐng)先地位。本篇文章介紹Everspin MRAM優(yōu)化系統(tǒng)能耗。
 
與EEPROM或閃存相比，諸如MRAM之類的技術(shù)可以顯著降低系統(tǒng)總能耗。對(duì)于許多無(wú)線和便攜式應(yīng)用程序，尤其是在不斷增長(zhǎng)的物聯(lián)網(wǎng)中，能源預(yù)算（一段時(shí)間內(nèi)消耗的總功率）是至關(guān)重要的組成部分。在計(jì)算設(shè)計(jì)的功耗預(yù)算時(shí)，工程師通常會(huì)查看設(shè)備的額定功耗。但是，其他因素也可能起作用。例如，對(duì)于非易失性存儲(chǔ)器，寫電流遠(yuǎn)高于讀或待機(jī)電流。因此，在對(duì)功耗敏感的應(yīng)用中，尤其是在需要頻繁進(jìn)行內(nèi)存寫入的系統(tǒng)中，需要考慮寫入時(shí)間。與EEPROM或閃存相比，MRAM之類的技術(shù)具有快速寫入和上電寫入時(shí)間，可以顯著降低系統(tǒng)總能耗。在本文中，我們比較了使用閃存的典型數(shù)據(jù)采集系統(tǒng)的系統(tǒng)能耗，EEPROM或MRAM。
 
總體而言，比較表明：
•非易失性存儲(chǔ)器的寫入時(shí)間是導(dǎo)致整個(gè)系統(tǒng)能耗的主要因素。因此MRAM的較短寫入時(shí)間實(shí)際上可以減少總能耗。
 
•使用具有MRAM的電源門控架構(gòu)，可以進(jìn)一步降低系統(tǒng)能耗，因?yàn)槠涓斓纳想妼懭霑r(shí)間可使MRAM待機(jī)功耗降低到零。
 
典型系統(tǒng)
圖1中的示意圖代表低壓差穩(wěn)壓器（LDO），微控制器（MCU），非易失性存儲(chǔ)器和去耦電容器，通常用于數(shù)據(jù)采集應(yīng)用，例如醫(yī)療監(jiān)視器，數(shù)據(jù)記錄器等。其他系統(tǒng)組件，例如因?yàn)闆](méi)有考慮傳感器及其功耗。

 
假定該MCU處于低功耗睡眠狀態(tài)，并且具有定期喚醒以進(jìn)行數(shù)據(jù)采集。所獲取的數(shù)據(jù)存儲(chǔ)在非易失性存儲(chǔ)器中，然后系統(tǒng)返回到睡眠狀態(tài)。
 
我們將非易失性存儲(chǔ)器與SPI接口進(jìn)行比較，僅查看寫操作，這些操作通常比讀操作消耗更多的功率。由于寫命令，WREN位和兩個(gè)地址字節(jié)的開銷，可寫的數(shù)據(jù)字節(jié)數(shù)比SPI總線上的字節(jié)數(shù)少四倍。寫入非易失性存儲(chǔ)器的字節(jié)數(shù)被選擇為4和46?？赡茏钣锌赡苁撬膫€(gè)，代表一個(gè)數(shù)據(jù)采集樣本的存儲(chǔ)。同時(shí)，使用1.0uF去耦電容器供電時(shí)，可寫入MRAM的最佳數(shù)據(jù)量為46。
 
電源門控注意事項(xiàng)
 
快速計(jì)算表明，電源門控時(shí)，去耦電容非常重要。從零開始對(duì)電容器充電的能量非常重要。 EEPROM可以直接通過(guò)標(biāo)準(zhǔn)微控制器的I / O（通常為4 mA）供電。結(jié)果，使用了一個(gè)0.1μF的小電容去耦.MRAM和閃存需要的電流比標(biāo)準(zhǔn)MCU I / O所能提供的電流更多。因此，需要更大的去耦電容，以便閃存或MRAM可以利用存儲(chǔ)在設(shè)備中的能量運(yùn)行。
 
寫操作的階段
非易失性存儲(chǔ)器的能耗是在寫操作的各個(gè)階段計(jì)算得出的（圖2）：

 
上升時(shí)間：在此階段，我們假設(shè)所有能量都進(jìn)入去耦電容器，并且非易失性存儲(chǔ)器消耗的能量可以忽略不計(jì)。
 
上電時(shí)間：一旦VDD上的電壓超過(guò)閾值，就需要一個(gè)小的延遲（tPU）來(lái)使MRAM準(zhǔn)備就緒，而對(duì)于EEPROM或閃存則不需要。在此階段，我們假設(shè)MRAM消耗數(shù)據(jù)手冊(cè)備用規(guī)格中所示的電流。
 
寫入時(shí)間：在此階段，非易失性存儲(chǔ)器消耗數(shù)據(jù)手冊(cè)有效規(guī)格中所示的電流。假設(shè)3.3V系統(tǒng)的容差為±10％，則I / O上的最低電壓可能為3.3V – 10％= 2.97V。此電壓2.97 V用于計(jì)算。


關(guān)鍵詞：MRAM   STT-MRAM